DFTは、毎年開催されるシンポジウムで、VLSIおよびナノテクノロジー・システムにおける欠陥およびフォールト・トレランス（耐故障性）分野の発表のための公開討論会である。DFTの特徴は、新しい学術研究と最先端の産業データを組み合わせることであり、VLSIに関連する設計、製造、テスト、信頼性、可用性、製造中の欠陥やシステム動作中の故障など、あらゆる側面に焦点を当て、専門家による活発な議論が行われた。
今年は36回目で、フランスのJuan Les Pinsで10月3日から5日までの計3日間にわたって開催された。
“An Evaluation of Estimated Field Random Testability for Data Paths at Register Transfer Level Using Status Signal Sequences Based on k Consecutive State Transitions for Field Testing Testing”という題目で発表を行った。
近年LSIが社会の様々なシステムの中で利用されるようになり、医療機器、交通、自動車制御などの高い信頼性が要求されるものに多く用いられている。一方で、半導体技術の発展により回路の複雑化、微細化が進み、製造ばらつきや回路の経年劣化への対応が問題となっている。それゆえ、製造テストに加えて、システムにVLSIが搭載された後のフィールドテストが重要となる。フィールドテストは電源オン オフの短い時間でVLSIを網羅的にテストすることが理想である。そのため、RTL回路に対する非スキャン設計ベースのフィールドテストに焦点を当て、故障検出率の改善、小面積化、テスト実行時間の短縮を実現する手法を研究している。
本発表では、コントローラの状態遷移における制御信号のX割当てに着目し、データパスの構造とコントローラが出力する制御信号系列を用いた構造的記号シミュレーションを実行する。その結果より、テスト可能なモジュールをRTL上で評価する新たな指標「推定フィールドランダムテスタビリティ」を提案した。
DFT 2023で初の国際会議の発表を行った。英語が得意でなかったことから、発表資料の作成や発音の練習など、準備に多くの時間を費やした。当初は自分の英語力で国際会議に参加できるのか不安だったが、実際、思うように英語が聞き取れなかったりする場面はあったものの自分の研究を正確に伝えることができ、この経験が非常に実りあるものであることを確信した。
また、今回の国際会議では一流の専門家の発表や議論を聞くことができ、研究に対する大きな刺激となった。この場で得た知識と経験は今後の研究活動に大いに役立てたい。
最後に、本国際学会の参加にあたり、一般財団法人丸文財団に多大なるご支援をいただきましたこと厚く御礼申し上げます。
