会場入り口の様子
Asia Pacific Microwave Conference (APMC)という国際会議は、毎年アジア地域で開催されるマイクロ波・高周波集積回路技術への最新の進展を共有する場であり、当該分野で大規模な、且つ最も権威の高い国際会議として知られている大3の国際会議の中の一つである。1986年の発足以来、アジアやオーストラリアなどの地域で30回ほど行われた。31回となる今年度はシンガポールのマリーナベイ・サンズで開催され、IEEEとヨーロッパマイクロ波技術支援団体（EuMA: European Microwave Association）が支援している。APMCでは高周波（RF）/マイクロ波/テラヘルツ波などに関する71のセッションに分けられ、700件以上のポスターおよび口頭発表が行われた。
次回は2020年11月10-13日の日程で、中国香港にて開催される予定である。
本会議では、“Experimental Study of the Effect of Interconnects on Phase Noise of K-Band VCO in 0.18 µm CMOS Technology”というタイトルで口頭発表を行った。
近年、移動通信は爆発的に発展しており、通信データトラフィックの急増や周波数帯の不足などの問題が想定されている。その問題を解決するため、大容量・高速通信ができる次世代5G通信の技術開発が急がれる。5G通信の実現では小型準ミリ波低位相雑音信号源の開発は最も重要であり、開発の先駆けに信号源の位相雑音を影響する素子の特定および定量的に分析することは必要である。Lessonの式により、一般的に信号源である電圧制御発振器（VCO）の位相雑音は有効雑音指数（F）、信号レベル（Ps）と共振器の品質係数（Q）によって決められる。しかし、準ミリ波のような高周波では上述のパラメーター以外、各回路素子を繋ぐ伝送線路もVCOの位相雑音に大きく影響する。
発表内容は、欠陥グランド構造（DGS）を利用した、二つのVCO回路の設計および製作することで、伝送線路の長さがVCOの位相雑音に与える影響を定量的に分析したことである。本発表の結論の活用により、25GHz帯VCOの製作成功率を高めることが可能となり、一回の試作で正常に動作するチップの数が増加する。これに伴い、チップの試作回数を削減し、最終的に通信システムの開発コストを大幅に抑えることが期待できる。
会場のSands Expo & Convention Centre
本学会は、自分にとって初めて参加した海外で行われた学会であり、貴重な体験となった。自分が留学生ではあるが、母国語が英語ではない上、日本で留学する間に普段もあまり英語を使う機会が少なくて、15分間のオーラル英語発表はよい鍛錬である。また、3日にかけて、いろんな分野の合計30件以上の発表を聞くことは、視野が広がり、今後新たな研究方向を見つけ出すことに繋げる。国際学会の参加により、普段でよく読む他国の論文の作者と直接対面でき、回路を設計する時の経験や問題点について交流することも非常に有意義である。
最後に、本国際会議への参加およびそこで取得した経験は、貴財団の多大なご支援のおかげであり、心より感謝申し上げます。
