ISCASは、IEEEの回路とシステムのソサエティの旗艦会議であり、世界中の回路とシステムの理論、設計、実装などの分野に関する研究者を集められる世界有数な学会である。
今回のISCASは、方法論の強力な基盤と回路・システムの貢献の特徴である多分野アプローチの統合を強調する回路とシステムの技術に焦点を当てています。世界の回路・システムのコミュニティはこのような技術を利用して、様々なシステムやアプリケーションでデバイスや回路を理解し、最適化し、活用する方法を変更しています。今回のISCASは51回目でイタリア、フィレンツェにて開催された。フィレンツェの市街中心部は「フィレンツェ歴史地区」としてユネスコの世界遺産に登録されている。1986年には欧州文化首都に選ばれた。ISCAS 2019年は日本の札幌にて開催する予定です。
制御可能な範囲の計算の誤りが発生する演算資源を、設計者が故意に計算に適用することにより、正確な演算が可能な計算に比べ、計算性能や回路資源及び消費電力の面において優位性をもつことがある。このような近似計算ハードウェアの可用性を高めるために、動的に演算精度の制御が可能である提案手法の特性を活用することで、様々な精度の加減算が必要とされる広範囲の近似計算のアプリケーションに対して単一の近似加算器でハードウェアを構成することが可能となる。また、近似演算器は演算精度の低下と遅延及び消費電力の利得がトレードオフ関係にあることから、提案手法は様々な段階の出力精度の動的な調整を可能にし、また同時にそれに見合う利得を動的に得られる。
提案する近似加算器は桁上げ伝搬に着目する。下位桁の桁上げは、演算で桁上げが発生し伝搬がなされなかった場合でも、演算結果の近似誤差距離に対する影響が小さい。一方で、各ビットの全加算器の中で、桁上げ出力の生成に関係するゲートの数は、加算結果の生成に比べ相対的に多い。仮に桁上げを上位ビットに伝搬させないことを、予め外部入力として全加算器に示すことが可能であるならば、これらゲート内のトランジスタのスイッチ回数を抑制する制御が可能となり、結果、動的消費電力の削減効果が得られる。
「Design of Digital Circuits & Systems - I」セッションにて、「A Low-Power Yet High-Speed Configurable Adder for Approximate Computing」というタイトルの研究成果の発表を行いました。処理速度の向上と消費電力の削減が同時に実現できている動的に精度を調整する加算器を提案していました。画像処理のフィルタのアプリケーションでの評価いたしました。
合計1,064の発表があって、参加者はそれ以上だと思っています。色んな分野の研究者と会話できて、特に、話題の人工知能のアプリケーションにいかに使用することについて深く議論できました。来年の日本 札幌にて開催するISCAS2019を期待します。
