International Conference on Analog VLSI Circuits (AVIC) は、電気学会 (IEEJ) が主体となり、開催地に所在する大学、IEEE CAS society Japan Chapter及び電子部品関連企業等の協賛の元で実施されるアナログ集積回路の国際会議である。
今年20回目を迎えるAVICはタイのチェンマイにて実施され、新日本無線の協賛の元でThe Empress Hotel Chiangmaiにて実施された。
本国際会議では、アナログ集積回路やRF回路はもちろんの事、アナログとデジタルの双方に関係するAD/DAコンバータやセンサアプリケーション、新しいトポロジを用いたトランジスタレベルの議論等がなされた。参加者は約100名であり、発表件数は42件（全てオーラル発表）であった。
今年のAVICでは特にRF回路に関する発表件数が多く、10GHz帯の増幅器等、次世代通信に求められる要求やその実現に必要な回路技術の議論が活発に行われた。
次回の開催は2019年10月であり、開催地は台湾を予定している。
Fig. 1 チェンマイ市街地周辺
Fig. 2 チェンマイ旧市街地内に立地するワット・チェディ・ルアン
本国際会議では「アナログ技術」セッションにおいて「Synthesis of a Complex RiCR Filter and Its Realization Using CCII's」というタイトルでオーラル発表を行った。
Fig. 3 発表の様子
複素フィルタ (Complex Filter) とは、無線送受信機器において広く用いられる直交信号を扱うフィルタ回路のことである。複素フィルタはアナログ・デジタルのどちらの領域でも多くの実現方法が提案されているが、本研究では、アナログ複素フィルタの中でも少数の能動素子で実現可能な複素RiCRフィルタ (Complex RiCR Filter) の新たな設計法及びそのCCIIを用いた実現法を提案した。計算機シミュレーションの結果を示すことで、提案した回路が所望の特性を実現しつつ従来の回路と比較して40%程度の省電力化を達成しており、従来の回路と比較して素子値の変動に対して感度が低い（素子値の変動に比して周波数特性変動が小さい）ことを示した。
討論では、本研究成果をADコンバータ等のデジタル信号処理に応用するアイデアや集積回路への実装時に想定される問題点等が含まれており、今後研究を進めていくうえで重要な示唆を得ることができたといえる。
また、本研究の課題として挙げた通過域が極めて広いフィルタの設計が困難である点についても議論いただき、今後の研究を進める上で有益な示唆を得ることができた。
招待講演においては、無線通信の歴史と6Gに向けた今後の発展・応用に関して学ぶことができた。講演を通じ、今後の実用化・普及が期待される自動運転車や無人ドローンの実現において、最も重要な課題は「遅延」であり、その改善は「エラーレート」とのトレードオフがあることを学んだ。さらに、同講演者との交流を通じ、次世代通信に向けたアナログ・デジタル融合技術や企業のニーズ等について学ぶことができた。
国際交流としては、チェンマイ大学の教員及び学生との交流を通じ、日本とタイでの研究の相違点や文化の違いに触れることができた。具体的には、日本の研究者は（数学等の）基礎理論に重きを置く一方で、タイ王国の研究者は（例えば本国際会議で言えばNear Field Communication用回路等の）実装や応用に重きを置く傾向があると感じた。
最後に、貴財団からの支援により、本会議AVIC2018に参加・発表し有益な議論を交わすことができました。心より感謝申し上げます。
