2025年5月25日から28日までの4日間にわたり、イギリス・ロンドンのInterContinental London - The O2にて、IEEE Circuits and Systems Society主催のIEEE International Symposium on Circuits and Systems 2025（ISCAS 2025）が開催されました。
ISCASは、回路およびシステム分野における世界最大規模の国際会議であり、IEEE Circuits and Systems Societyのフラッグシップイベントとして毎年開催されています。2025年大会では「Technology Disruption and Society（技術革新と社会）」を全体テーマとし、アナログおよびデジタル回路設計、信号処理、ニューロモルフィックコンピューティング、AIハードウェア、センサーシステム、集積システムなど、極めて広範な領域にわたる最先端研究が発表されました。
今大会には世界54か国から研究者・実務者が集まり、総勢1,000名以上が参加しました。審査対象として提出された論文は1,900件を超え、前年から約27％増加し、ISCAS史上最多となりました。
本研究では、「An Expandable Digital Delay Line using Phase Interpolator with Duty Cycle Correction Capability」と題して口頭発表を行いました。デジタル制御遅延線（DCDL）における「遅延範囲」と「分解能」のトレードオフを解決するために、粗い遅延線と位相補間器（PI）を用いた細かい遅延線を直列に接続するアーキテクチャを提案しました。また、Duty比の自動補正機構も盛り込んでいます。
提案手法を試作チップで実装し、遅延分解能・線形性（DNL・INL）・Duty比補正性能を実測評価しました。シミュレーションより性能はやや劣りましたが、1ns以上の遅延範囲を持つDCDLとしては極めて高い分解能を実現し、非線形性も十分実用的であることが確認されました。
質疑応答では、Duty補正機構やPI構成、動作周波数について質問を受け、聴講者の関心の高さがうかがえました。討論を通じて、提案手法の実用性や今後の改良の方向性についても多くのフィードバックを得ることができました。
今回の国際会議は、私にとって初めての国際学会であり、回路およびシステム分野における世界最大規模の会議ということもあって、非常に貴重な経験となりました。世界中から研究者が集まり、広範な領域にわたる最先端の研究成果が発表される場に参加できたことは、今後の研究活動において大きな財産になると感じています。
英語によるプレゼンテーションや質疑応答を通じて、専門的な内容を的確に伝えることの難しさを実感しました。一方で、交流イベントでは各国の学生や研究者と食事を共にしながら自然な会話を楽しむことができ、国際的な雰囲気を肌で感じることができました。この経験を通して、より実践的な英語でのコミュニケーション力を身につけることの重要性を感じ、英語学習への意欲が一層高まりました。
このような貴重な機会を得られたことに感謝し、今後の国際発表や研究交流に活かしていきたいと考えています。
最後に、本学会への参加に際し、一般財団法人丸文財団より多大なるご支援を賜りましたことを、心より御礼申し上げます。
